本工程的目的是在XC7K325tffg的平台上实现pcie的数据发送和接收，速率8通道2.5GB/s,首先看下本工程的PCIE部分的结构...
PCIE项目中AXI4 IP核例化详解
本工程里已经把PCIE部分做成一个封装的模块，对外提供的是fifo_wr(数据发送fifo)接口和fufi_rd(数据接收的fifo接口)，用户只要操作fifo接口，无需关心PCIE的内部驱动。为了便于读者更加明白，可以深入了解PCIE，我们将会制作一个PCIE的连载系列。...
PCIE高速传输解决方案FPGA技术XILINX官方XDMA驱动
明德扬在PCIE高速传输方案积累了丰富的技术，传输的带宽利用率可达到90%以上，延迟可达到理论的最低延迟值。明德扬能够根据客户的需求(需求、延迟和应用等)，为客户提供定制的PCIE解决方案，欢迎您与我们联系，沟通洽谈。下面是我司为客户定制的方案介绍，该方案已经应用到航天航空、雷达等领域，经受住客户和市场的检验。...
LATTICE DDR3调试心得之IP核的作用
最近公司承接了一个车载视频拼接的项目，该项目使用到了LVDS高速接口和DDR3接口，摄像头采集的视频图像数据需要先存入DDR3中然后与通过LVDS传输的主机视频数据进行拼接输出，最终在屏幕上显示画中画的效果。在调试DDR3的过程中，我有一些使用心得，特分享给大家。在之前的文章中我已经介绍过Lattice DDR3的IP核生成使用方法，以及接口信号。也许有许多人不是很明白，明明有DDR3的IP核，为什么还要添加这么一个接口模块，添加了这么一个接口模块主要是用来做什么，需要它设计哪些信号？...
支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ配置笔记
AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的评估板(Evaluation Board)，它是主要由AD9144,AD9516,与PIC16F单片机组成的系统。工程上使用AD9144具有时钟时序要求很高和寄存器配置复杂的难点。...
FPGA设计实用分享02 之 XILINX的可参数化FIFO
FIFO是FPGA项目中使用最多的IP核，一个项目使用几个，甚至是几十个FIFO都是很正常的。通常情况下，每个FIFO的参数，特别是位宽和深度，是不同的。...
XILINX FIFO写不进去的问题(实用分享)
明德扬(MDY)在某个XILINX项目中，偶然性出现开机后通信出错的情形，具体表现为反复开机测试400次后，约有1~2次通信异常，数据发不出去。经过定位，是某个FIFO出现异常，时钟正常、复位无效、写使能有效的情况，空信号empty一直为1，即一直保持为空的问题。...