官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > 产品中心 > 承接项目 >

FPGA设计实用分享02 之 XILINX的可参数化FIFO

发布时间:2022-03-03   作者:lanlumei 浏览量:

FPGA设计实用分享02

XILINX的可参数化FIFO

一、背景

FIFOFPGA项目中使用最多的IP核,一个项目使用几个,甚至是几十个FIFO都是很正常的。通常情况下,每个FIFO的参数,特别是位宽和深度,是不同的。

明德扬(MDY)2021年承担了多个基于XILINX芯片的研发项目,包括VPX网络透明传输项目(芯片为XC7K325T-2FBG900)、某高端测试仪项目(芯片为XCKU060-FFVA1156)、某网闸设备项目(芯片为XC7Z030-FBG676)等,另外,明德扬自研了基于XC7K325T-2FBG900和基于XC7K410T-2FBG900芯片的核心板,在XILINX研发领域拥有丰富的经验。

这些项目都必须用到FIFO。如果按照通常做法,每种位宽和深度的IP,都要打开FIFO IP核界面、命名(命名不好不好分辨需要的FIFO)、设置参数、生成并编译IP核,工作量可以想象出来是非常多的。更重要的是随之而来的管理问题,如何管理这几十个不同FIFO,如何检查FIFO的设置是否正确,都是一个不小的挑战。

对于我们专门承接项目的团队,绝不可忍受如此重复、枯燥、容易出错的工作。经过精心研究,终于找到了一条实用的方法:使用XILINX的原语--xpm_fifo_asyncxpm_fifo_sync

XILINX原语xpm_fifo_asyncxpm_fifo_syncFPGA中,可以直接例化使用,并且可以参数化FIFO的位宽和深度的。即在设计时,不用生成FIFO IP,直接例化就可以使用了。



二、获得参考代码



打开VIVADO软件,点击上图中的Language Templates,将会弹出Language Templates窗口,如下图。

Language Templates窗口中,依次点击verilogXilinx Parameterized Macros(XPM)XPMXPM_FIFO,如上图。可以看到有三种FIFO,分别是异步的XPM FIFOxpm_fifo_asyncAXI总线的FIFOxpm_fifo_axis和同步的XMP FIFOxpm_fifo_sync

选择xpm_fifo_async,右边的Preview窗口,将出现xpm_fifo_async的注释以及参考代码。将此部分代码拷出来,并将注释删除,剩下的是xpm_fifo_async的例化参考。

上图是对xpm_fifo_async的参数例化部分。下面是需要重点关注并经常使用的参数。

Ø  FIFO_WRITE_DEPTHFIFO的写深度,其实就是在这里设置FIFO的深度,注意该值通常是2N次方,如8163264等数。

Ø  PROG_EMPTY_THRESHFIFO的快空的水线。当FIFO存储的数据量小于该水线时,FIFO的快空信号将会变高。

Ø  PROG_FULL_THRESHFIFO的快满的水线。当FIFO存储的数据量大于该水线时,FIFO的快满信号将会变高,表示有效。

Ø  READ_DATA_WIDTH:读数据的位宽。

Ø  WRITE_DATA_WIDTH:将数据的位宽。

Ø  RD_DATA_COUNT_WIDHT:读侧数据统计值的位宽。

Ø  WR_DATA_COUNT_WIDTH:写侧数据统计值的位宽。

上图是对xpm_fifo_async的接口信号部分。下面是需要重点关注并经常使用的信号。

Ø  wr_clkFIFO的写时钟

Ø  rstFIFO的复位信号,高电平有效。要注意的是,该信号是属于写时钟域的。

Ø  wr_enFIFO的写使能信号。

Ø  dinFIFO的写数据

Ø  full:写满指示信号,当FIFO写满时,该信号变高。

Ø  wr_data_countFIFO存储数据量指示信号,用来指示当前FIFO已经写入但未读出的数据个数。

Ø  rd_clkFIFO的读时钟。

Ø  rd_enFIFO的读使能。

Ø  doutFIFO读出的数据。

Ø  emptyFIFO的空指示信号。当其为1表示FIFO处于空状态,当其为0,表示FIFO内有数据。



三、定义自用的FIFO模块

从第二步可以看出,xpm_fifo_async是可以参数化深度和位宽的。但xpm_fifo_async有很多参数和信号,并且其中有部分是不使用的。为了使用上的方便,可以自定义自用的FIFO模块。

例如,明德扬就定义了一个模块mdyFifoAsy,该信号的接口信号如下图。可以看出,名称更加规范,并且定义常用的信号,如读时钟rd_clk,写时钟wrclk、写使能wrreq等信号。

明德扬还在模块mdyFifoAsy定义了一些常用的参数,分别是FIFO深度参数:DEPT_WFIFO位宽的参数:DATA_W,还有FIFO快满参数AL_FUL和快空参数AL_EMP,如下图。

接下来,就是在mdyFifoAsy中例化并使用xpm_fifo_async了。如下图,就是对xpm_fifo_async的参数例化。将DEPT_W传给FIFO_WRITE_DEPTHDATA_W传给READ_DATA_WIDTH等。

下图是对xpm_fifo_async的信号例化。将不用的信号留空,将dout连到qdin连到datawr_en连到wrreq等。您可以根据自己情况来定制FIFO




四、应用

定制完自己的FIFO后,就可以直接例化使用了。

上图就是使用了一个位宽为8,深度为256FIFO

上图就是使用了一个位宽为18,深度为1024FIFO

FIFOFPGA、芯片设计中,最常用的IP核,在存储控制、算法实现、接口设计中,都少不了FIFO,因此合理并正确使用FIFO的技术就非常有必要了,明德扬录制了FIFO的训练视频,掌握后技术能力将有大提升。

通过上面介绍可知,通过此种方式,再也不用生成FIFO IP核啦,整个工程大小基本上可以减少一大半。

上面举的例子是xpm_fifo_async,同步FIFOxpm_fifo_sync的使用方法是类似的。


明德扬(MDY)除了承接项目外,还可为客户提供FPGA芯片、电源芯片、AD芯片等元器件,可找我们了解。18011939283(电话微信同步)

下一篇:没有了
   拓展阅读