官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > 教程中心 > 认识FPGA >

verilog用什么软件编写

发布时间:2023-01-03   作者:fpga王子 浏览量:

Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,

用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。那么接下来小编给大家介绍一下“verilog用什么软件编写 verilog语言入门教程”。

一.verilog用什么软件编写

如果只是仿真的话,可以使用modelsim;

如果要对程序进行编译、综合、烧写且调试的话,可以使用altera公司的quartusii和xilinx公司的ise软件。


二.verilog语言入门教程

1、Verilog语言用于FPGA领域,在quartus ii中进行编辑。
2、在Verilog中,代码以module为一个模块,在.v文件头部和尾部分别输入module+模块名和endmodule即可。
3、在module模块名后,需要对模块的输入输出端口进行定义,输入相应参数即可。
4、在Verilog中,有三种数据类型,一种是寄存器类型数据,一种是线网型,一种是参数型,参数型数据需要在前面加入parameter。
5、在使用寄存器类型数据时,需要说明数据位宽,使用[n:0]表示。
6、Verilog中,最常用的语句是always语句,要定义always语句的触发条件,常使用系统时钟。

明德扬最近制作了FPGA知识点分享,欢迎进来学习交流

打开抖音,扫码学习更多FPGA技巧!


   拓展阅读