明德扬就业班现正火热招生中,课程主要传授至简设计法,100天的课程足以满足岗位需要,包就业推荐,详情点击咨询...

只要“核”,不要整个FPGA,好处多多

发布时间:2017-08-18

Achronix欲借Speedcore嵌入式FPGA IP产品进入蓝海市场


 

 

日前Achronix Semiconductor公司在北京举行IP新品发布会CEORobert Blake先生和中国区总经理Eric Law先生介绍了该公司新推出的IP产品并接受了媒体采访。他们表示,Speedcore嵌入式FPGA将吞吐量性能提高了10倍,功耗降低了50%,成本降低了90%,主要用于服务器、数据中心加速、无线和有线通信、安全加密等需要高性能的领域。

 

不以密度论英雄

Robert Blake介绍说,Achronix Semiconductor公司刚刚推出了可集成至客户系统级芯片(SoC)中的Speedcore™ 嵌入式FPGAembedded FPGA eFPGA)知识产权(IP)产品,并即刻开始向客户供货。Speedcore是专为计算和网络加速应用而设计,它和AchronixSpeedster22i FPGA基于相同的高性能架构,而后者已于2013年开始量产出货,已有客户在使用。Speedcore eFPGA产品使用Achronix成熟的、经过验证的ACE软件设计工具。未来,Achronix还将开发下一代Speedster独立FPGA

他表示,最近的趋势是数据中心加速需求越来越多,而FPGA应用已进入第三个生长阶段——CPU协处理器。第一个阶段是TTL胶合逻辑,第二个阶段是连接。在第三个阶段,FPGA技术已广泛使用,CPU用于数据中心加速,需要灵活的软件定义网络,还有无线基础设施。可编程硬件加速可以提高性能,FPGA嵌入式技术恰恰可以满足这样的需求。Achronix之所以可以成功提供eFPGA技术,是因为拥有FPGA专业知识和IP集成技术。他强调,嵌入式FPGA不一定密度最高,但它可以满足最新趋势的高性能要求。

 

 

长期以来,设计人员一直在寻找嵌入式FPGA用于众多不同的高性能应用,而FPGA作为IP集成到SoC芯片中会有很多内在的优势Achronix现在已向开发高性能计算产品的客户提供eFPGA IP产品,为其实现从处理器卸载那些高密度计算任务到FPGA IP中,从而带来显著的性能提升。面对庞大且不断增长的高性能计算应用市场,eFPGA产品对于Achronix公司是一个令人激动的机会,也是半导体行业的巨大利好。

 

改变游戏规则

Robert Blake认为,利用Speedcore IP产品,客户可以针对其应用来定制最佳的芯片面积、功耗和资源配置。客户可以定义查找表(LUT)、嵌入式存储器以及DSP的数量。此外,客户可以定义Speedcore的宽高比、输入输出(IO)端口的连接,还可以在功耗和性能之间进行权衡。Achronix提供了Speedcore IP产品的GDS II文件,客户可直接将其集成至自己的SoC中;Achronix还提供了其ACE设计工具的一个定制化的全功能版本,客户可用来对Speedcore eFPGA的功能进行设计、验证和编程。

他说,多年以来,不同的公司都一直在谈论eFPGA产品,但AchronixSpeedcore是首款向客户出货的eFPGA IP产品,它是游戏规则的改变者。Achronix曾是第一家提供带有嵌入式系统级别IP的高密度FPGA的供应商,现在正在使用相同的、经过验证的技术向客户提供其eFPGA产品,这些客户都希望将ASIC设计的各种高效能和eFPGA可编程硬件加速器的灵活性结合在同一款芯片中。

 

eFPGA的四大优势

据介绍,数据中心和企业中的计算与通信基础设施在指数级数据增长速率、不断变化的安全和软件虚拟化要求面前,很难再保持同步。传统的多核CPUSoC需要可编程硬件加速器来预处理和卸载数据,从而提升其计算性能。FPGA是最佳的硬件加速器解决方案,因为随着算法的不断变化,加速器需要不断用新的功能来实现更新。对于低至中容量应用,独立的FPGA芯片是一种方便且实际的解决方案;然而,对于高容量应用,Speedcore是最佳解决方案,可以提供四大显著优势:

 

 

第一个优势是更低的功耗,Speedcore以内部连线方式直接连接至SoC,从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲(IO buffer)。可编程输入输出电路的功耗占据了独立FPGA总功耗的一半。Speedcore的芯片面积可以根据客户最终应用的需求而定制;为了更低的功耗,客户可以调整工艺技术来实现性能的平衡。

第二个优势是更高的接口性能,相比独立的FPGA芯片接口,Speedcore IP的接口延迟更低、性能更高。Speedcore通过一个超宽的并行接口连接至ASIC,而独立的FPGA通常通过一个高延迟的串行器/解串器(SerDes)架构进行连接。

第三个优势是更低的系统成本,因为省去了可编程输入输出缓冲(IO buffer)架构,Speedcore的芯片面积比独立的FPGA小得多。由于FPGA拥有较高的引脚数,为了支持这些引脚的扇出,PCB需要较多的层数,采用Speedcore IP可以避免这个问题。另外,Speedcore省去了对独立FPGA周边所有支持性元器件的需求,这些元器件包括电源调节器、时钟发生器、电平位移器、无源元件和FPGA冷却器件。

 

 

第四个优势是更高的系统可靠性和良品率,将FPGA的功能集成至一片ASIC中,可消除在印制电路板上放置一颗独立的FPGA所造成的可靠性和良率损失。

 

 

 

模块化方式构建

在工艺技术方面,Speedcore以模块化方式构建,以便为客户在定义其资源需求时提供灵活性上的支持,同时也支持Achronix针对此需求快速配置Speedcore IP 产品以实现交付。此外,模块化架构也支持Achronix方便地将这项技术移植到不同的工艺技术和金属叠层上。现在已经可以提供基于台积电(TSMC)的16纳米FinFET Plus16FF+)工艺的Speedcore IP产品,并且正在开发基于台积电的7纳米工艺的IP

 

 

轻松评估Speedcore

AchronixACE设计工具包括一个Speedcore的实例,客户可以立即用它来编译其设计,以在性能、资源使用和编译时间等方面评估Speedcore IP。此外,Achronix拥有关于Speedcore功能和ASIC集成流程方面的完整文档。希望了解Speedcore芯片面积和功耗等信息的客户可以联系Achronix,以获取其特定Speedcore尺寸及工艺的详细资料。

Robert Blake最后表示,相比独立FPGASpeedcore提供如下显著优势:互联带宽增加10倍、互联延迟减小至1/10功耗降低50%成本降低90%Achronix是唯一一家既提供eFPGA技术又提供独立FPGA的主流FPGA供应商。公司已与多家开发SoC的大型公司建立了完整的设计集成和验证技术;使用标准的IP产品商业模式进行推广,包括授权许可Speedcore技术;对使用Speedcore IP的器件按出货量收取知识产权使用费;对ACE设计工具进行维护。

免费申请试听课程

  •   
  •   
  •   
  •  
  • 提  交
  • FPGA教育领域第一品牌
  • 咨询热线:020-39002701
  • 技术老师:1411324938
  • 技术Q群:97925396