PCIE项目案例合集

  发布时间:2023-10-02  |    作者:管理员  |  浏览量:629

     PCIE项目概述

 1. 支持WINDOS系统和LINUX系统

 2. 支持PCIE X1、X2、X4、X8模式

 3. 支持PCIE 2.0和PCIE 3.0,可达上传最高速率20Gbit/s

 4. 提供上位机驱动以及DEOM工程和测试板

 5. 提供AXI接口或者MDY易用接口

 6. 提供各种开发板,节省开发时间

 7. 采购核心板,免费赠送PCIE程序



明德扬在PCIE高速传输方案积累了丰富的技术,传输的带宽利用率可达到90%以上,延迟可达到理论的最低延迟值。

明德扬能够根据客户的需求(需求、延迟和应用等),为客户提供定制的PCIE解决方案,欢迎您与我们联系,沟通洽谈。

下面是我司为客户定制的方案介绍,下面方案已经应用到航天航空、雷达等领域,经受住客户和市场的检验。


案例一. PCIE某大数据处理项目

  核心技术:

 1. 4路3.125G光纤的传输;

 2. 4路高速AD信号采集;

 3. 4片800M时钟的DDR3缓存;

 4. 高速PCIE的通信。

333.png





案例二. PCIE高速数据采集项目

  核心技术:


 1. PCIe接口,速率为40 Gbps;

 2. DDR3,速率为1600MT/s;

 3. 高速数字硬件设计与处理;

 4. 高速数据通信。

666.png




案例三. PCIE高效率传输方案项目

  核心技术:

 1. 支持 4 通道 AD 数据同时上行,支持 4 通道 DA 数据同时下行;

 2. PCIE 链路为 8x Gen3 时, 数据传输带宽大于 4GB/s,误码率低于 10-14;

 3. 使用最新 XILINX 官方 XDMA 驱动,稳定可靠;

 4. 支持 16 路用户中断;

 5. 支持 XILINX 7 系列以上的全系 FPGA;

 6. 支持 Windows/Linux 系统。






案例四. PCIE低延迟采集方案项目

  核心技术:

 1. 最高支持 8 通道 AD 数据同时上行,最高支持 8 通道 DA 数据同时下行;

 2. PCIE 链路为 8x Gen3 时,数据传输带宽大于 5.7GB/s,误码率低于 10-14;

 3. 驱动采用类 DPDK 架构,通过轮询模式, 内存零拷贝机制,可达到理论最低延迟。

 4. 支持 16 路用户中断;

 5. 支持 XILINX 7 系列以上的全系 FPGA;

 6. 支持 Windows/Linux 系统。



具体的价格取决于方案的技术指标、项目周期等因素,欢迎洽谈了解,需要了解相关信息可以联系:易老师:13112063618(微信同步)

a4fa79bf66991928d56014a6fafa13f.png



温馨提示:明德扬为广大FPGA爱好者提供的一个学习、交流场合,学员之间可以到俱乐部进行学习交流、讨论问题,也提供开发板、仪器设备,供上板学习使用。

加入俱乐部,您将获得以下诸多好处:

1.免费学习资源: 我们提供丰富的案例和项目教程,帮助您深入了解FPGA技术的各个方面。

2.免费实践机会: 我们免费提供硬件上板学习的机会,让您动手实践所学知识,加深理解。

3.座谈交流分享: 俱乐部周六举办FPGA软硬件交流活动,让您与同行交流经验、分享技术见解。

4.项目研发交流: 我们鼓励会员之间开展FPGA项目开发交流,互相学习。

5.行业交流: 我们周六举办座谈交流会,让各位了解最新的行业动态和趋势。

6.赚取收入:鼓励会员参与明德扬优化案例/课程等,展示你的专业知识;

7.项目合作:鼓励会员参与明德扬项目研发,与专业团队合作,实现技术与价值的双重收获。


联系方式:

地点:深圳市宝安区西乡街道银田工业区331创意园I栋306房

电话:13112063618(微信同步)



本文TAG:PCIE高速数据采集卡,PCIE项目外包,PCIE采集卡
上一篇:没有了!
下一篇:PCIe高效率传输方案

Copyright © 2012-2023 版权所有:深圳明德扬科技教育有限公司