PCIE项目概述

 1. 支持WINDOS系统和LINUX系统

 2. 支持PCIE X1、X2、X4、X8模式

 3. 支持PCIE 2.0和PCIE 3.0，可达上传最高速率20Gbit/s

 4. 提供上位机驱动以及DEOM工程和测试板

 5. 提供AXI接口或者MDY易用接口

 6. 提供各种开发板，节省开发时间

 7. 采购核心板，免费赠送PCIE程序

明德扬在PCIE高速传输方案积累了丰富的技术，传输的带宽利用率可达到90%以上，延迟可达到理论的最低延迟值。

明德扬能够根据客户的需求(需求、延迟和应用等)，为客户提供定制的PCIE解决方案，欢迎您与我们联系，沟通洽谈。

下面是我司为客户定制的方案介绍，下面方案已经应用到航天航空、雷达等领域，经受住客户和市场的检验。

案例一. PCIE某大数据处理项目

  核心技术：

 1. 4路3.125G光纤的传输；

 2. 4路高速AD信号采集；

 3. 4片800M时钟的DDR3缓存；

 4. 高速PCIE的通信。

案例二. PCIE高速数据采集项目

  核心技术：

 1. PCIe接口，速率为40 Gbps;

 2. DDR3，速率为1600MT/s；

 3. 高速数字硬件设计与处理；

 4. 高速数据通信。

案例三. PCIE高效率传输方案项目

  核心技术：

 1. 支持 4 通道 AD 数据同时上行，支持 4 通道 DA 数据同时下行；

 2. PCIE 链路为 8x Gen3 时， 数据传输带宽大于 4GB/s，误码率低于 10-14；

 3. 使用最新 XILINX 官方 XDMA 驱动，稳定可靠；

 4. 支持 16 路用户中断；

 5. 支持 XILINX 7 系列以上的全系 FPGA；

 6. 支持 Windows/Linux 系统。

案例四. PCIE低延迟采集方案项目

  核心技术：

 1. 最高支持 8 通道 AD 数据同时上行，最高支持 8 通道 DA 数据同时下行；

 2. PCIE 链路为 8x Gen3 时，数据传输带宽大于 5.7GB/s，误码率低于 10-14；

 3. 驱动采用类 DPDK 架构，通过轮询模式， 内存零拷贝机制，可达到理论最低延迟。

 4. 支持 16 路用户中断；

 5. 支持 XILINX 7 系列以上的全系 FPGA；

 6. 支持 Windows/Linux 系统。

具体的价格取决于方案的技术指标、项目周期等因素，欢迎洽谈了解，需要了解相关信息可以联系：兰老师18011939283（微信同号）

温馨提示：明德扬2023推出了全新课程——逻辑设计基本功修炼课，降低学习FPGA门槛的同时，增加了学习的趣味性，并组织了考试赢积分活动

http://www.mdy-edu.com/ffkc/415.html

（点击→了解课程详情☝）感兴趣请联系易老师：13112063618（微信同步）