如果同学们的学习问题我们帖子里面没有的，请第一时间联系我微信同步：易老师13112063618

明德扬还做了抖音系列短视频，感兴趣可以关注明德扬抖音号：FPGA技巧分享（87481069842）内容不断更新！点赞＋关注，学习不迷路！

【问题1】关于FIFO的深度计算问题，可以看此贴：
答：http://www.mdy-edu.com/jishuwenz/2020/0219/914.html 此答案来自于明德扬的书籍《手把手教你学FPGA》，电子版可以在此贴下载：http://www.mdy-edu.com/wentijieda/20210410/1324.html

【问题2】图中X代表什么意思

 
答：这个X是表示并串转换的次数。FIFO输出的Q是32位，正常情况下，是有4个字节的有效数据，因此x=4。但有一个情况，在包文的最后一个数据时，有可能是只有1字节、或者2字节、或3字节，或4字节有效，这个有效多少是取决于mdy的值（经过FIFO后，即是Q的33和32位）。可以代入数据可以看到x的值。例如：当q[33:32]=1时，表示有1字节无效，即3个字节有效，所以此时x等于3。

【问题3】问：FIFO仿真时，与预想的不一样，有时候会出读出的不对？
答：在做FIFO仿真的时候，如果出现仿真出错的情况，建议按如下方式定位。
1. 一定要抓取FIFO的内部信号来观察。注意，一定是内部信号，例如FIFO这个模块的q、rdreq等。
2. 要先确认FIFO的输入端，即wrreq信号和写数据，一个时钟(写时钟)一个时钟去对，最好记录一下这个数据。
3. 其次，确认FIFO的输出端，即读时钟、rdreq和q这三个信号，一个时钟一个时钟去对，把数据记录下来。
4. 最后，再用写数据和读数据进行对比。
另外，一般是不会有问题的，请认真核对。请注意，有部分同学反馈还是出错，我们技术经过远程定位后，发现同学在确认数据时，没有按时钟一个一个来数，导致了疏忽和遗漏，请确保一定要仔细核对。

【问题4】wrusedw是写侧保持数据个数， rdusedw是指读出读出了多个数据个数？ 
答：无论wrusedw还是rdusedw，均表示FIFO内保存有多少个数据。它们之间的区别仅仅是时钟域不同，wrusedw对应的写时钟域，即与写时钟对齐的信号；rdusedw对应的是读时钟域，即与读时钟对应的信号。由于写时钟和读时钟频率、相位等不同，所以wrusedw和rdusedw是无法完成一致的，使用时要注意。

温馨提示：明德扬2023推出了全新课程——逻辑设计基本功修炼课，降低学习FPGA门槛的同时，增加了学习的趣味性，并组织了考试赢积分活动

http://www.mdy-edu.com/ffkc/415.html

（点击→了解课程详情☝）感兴趣请联系易老师：13112063618（微信同步）

明德扬除了培训学习还有项目承接业务，擅长的项目主要包括的方向有以下几个方面：

1. MIPI视频拼接
     2. SLVS-EC转MIPI接口(IMX472 IMX492)
     3. PCIE采集系统
     4. 图像项目
     5. 高速多通道ADDA系统
     6. 基于FPGA板卡研发
     7. 多通道高灵敏电荷放大器
     8. 射频前端

需要了解相关信息可以联系：易老师13112063618（微信同号）