PCIE项目中AXI4 IP核例化详解

  发布时间:2023-10-26  |    作者:yi jin yun  |  浏览量:379

本工程实现PCIE的8通道速率2.2GBps通信,并验证数据的正确性。

本工程里已经把PCIE部分做成一个封装的模块,对外提供的是fifo_wr(数据发送fifo)接口和fufi_rd(数据接收的fifo接口),用户只要操作fifo接口,无需关心PCIE的内部驱动。为了便于读者更加明白,可以深入了解PCIE,我们将会制作一个PCIE的连载系列。

今天,首先说一下自定义AXI4的IP核,至于AXI4和PCIE之间有什么联系,敬请关注我们的连载系列文章。

在本篇文章中暂时先不讲解AXI4协议,先来分享例化AXI4的自定义IP核详细步骤。


一、 新建工程


为了节省篇幅,新建工程部分就不详细讲解,以下为我们新建好的工程:




二、 创建自定义IP

点击"Tools"菜单下的"Create and Package New IP",如下图所示:




按照指引,点击"next":


选择AXI4的IP核:


输入IP核的名称:



创建和使用AXI4的IP核



三、 生成BD文件

创建AXI4完毕之后系统会自动生成一个bd文件:


四、 修改IP


五、 修改需求

在修改IP核之后系统会自定的给我们打开另一个工程,我修改为我们自己的需求,打开的工程如下所示:


修改自己的逻辑,添加自己的逻辑端口


六、 封装IP


七、 验证IP



八、 编译程
 

九、 调用自定义IP

以上就是我们自行定义IP和调用IP的全过程,对此操作有不懂的朋友可以在下方留言与我进行交流,当然也可以联系明德扬进行更多讨论!



温馨提示:明德扬2023推出了全新课程——逻辑设计基本功修炼课,降低学习FPGA门槛的同时,增加了学习的趣味性,并组织了考试赢积分活动

http://www.mdy-edu.com/ffkc/415.html

(点击→了解课程详情☝)感兴趣请联系易老师:13112063618(微信同步)

明德扬除了培训学习还有项目承接业务,擅长的项目主要包括的方向有以下几个方面:

1. MIPI视频拼接
     2. SLVS-EC转MIPI接口(IMX472 IMX492)
     3. PCIE采集系统
     4. 图像项目
     5. 高速多通道ADDA系统
     6. 基于FPGA板卡研发
     7. 多通道高灵敏电荷放大器
     8. 射频前端

需要了解相关信息可以联系:易老师13112063618(微信同号)


本文TAG:

Copyright © 2012-2023 版权所有:深圳明德扬科技教育有限公司