【教程】Verilog语法快速掌握(附视频链接)

  发布时间:2023-10-19  |    作者:yi jin yun  |  浏览量:417

(1) 快速掌握(本部分是学习verilog的重要部分,配有verilog语法介绍和训练题目,大部分都包含有视频。verilog内容有很多,但如果是设计的话,我们只用了很少一部分内容,明德扬的VERILOG就是学习设计部分,所以才称之为快速掌握。)

点我开始学习


(2) 设计规范(本部分讲述了MDY的设计规范,这仅是一般性规范,规定了信号命名、时钟复位和一般性设计规范,应该来说是很通用的)

点我开始学习


(3) 测试文件(本部分是测试文件的编写。设计文件和测试文件有很大的不同,设计文件限制性很强,只能用有限的几种语法;而测试文件很随意,想怎么用就怎么用。但是测试文件一般是不太关心的,写得好写得不好,也无所谓,能解决问题就行。所以一般公司不会规范测试文件。测试文件也要掌握一下,本部分首先讲了测试文件的构成,然后是5个测试文件的进阶练习,据反映还是有一定难度的,愿意挑战的就来试下。

点我开始学习



温馨提示:明德扬2023推出了全新课程——逻辑设计基本功修炼课,降低学习FPGA门槛的同时,增加了学习的趣味性,并组织了考试赢积分活动

http://www.mdy-edu.com/ffkc/415.html

(点击→了解课程详情☝)感兴趣请联系易老师:13112063618(微信同步)

明德扬除了培训学习还有项目承接业务,擅长的项目主要包括的方向有以下几个方面:

1. MIPI视频拼接
     2. SLVS-EC转MIPI接口(IMX472 IMX492)
     3. PCIE采集系统
     4. 图像项目
     5. 高速多通道ADDA系统
     6. 基于FPGA板卡研发
     7. 多通道高灵敏电荷放大器
     8. 射频前端

需要了解相关信息可以联系:易老师13112063618(微信同号)




本文TAG:
上一篇:【教程】generate语法
下一篇:没有了!

Copyright © 2012-2023 版权所有:深圳明德扬科技教育有限公司