官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > 新闻中心 > FPGA技术教程 > 模块划分 >

明德扬PLL IP模块—mdyPllAltera模块

发布时间:2021-12-27   作者:lishuangshun 浏览量:
注意:mdyPllAltera模块是明德扬提供的PLL IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表
信号名 I/O 位宽 定义
areset I 1 pll复位信号,高电平有效
inclk0 I 1 PLL输入时钟,可输入任意频率时钟.MP801一般是连到50M晶振上。
c0 O 1 PLL输出时钟c0,时钟频率为:输入频率*C0_M/C0_D,输出相位与输入相差:(C0_P/10000)*360度
c1 O 1 PLL输出时钟c1,时钟频率为:输入频率*C1_M/C1_D,输出相位与输入相差:(C1_P/10000)*360度
c2 O 1 PLL输出时钟c2,时钟频率为:输入频率*C2_M/C2_D,输出相位与输入相差:(C2_P/10000)*360度
c3 O 1 PLL输出时钟c3,时钟频率为:输入频率*C3_M/C3_D,输出相位与输入相差:(C3_P/10000)*360度
c4 O 1 PLL输出时钟c4,时钟频率为:输入频率*C4_M/C4_D,输出相位与输入相差:(C4_P/10000)*360度
locked O 1 锁定信号,表示已经检测到输入时钟并锁定了,说明输入时钟是稳定的。

二、接口使用说明
可以通过例化以下参数来进行本模块的设定和使用。
1、PLL可以产生5个不同的时钟频率,其中可以通过例化参数 “Cx_M”和“Cx_D”来设定需要产生的时钟频率,通过参数“Cx_P”来设定产生时钟的相位。
2、其中,在参数“Cx_M”、“Cx_D”里,有效范围是:1~32。
     当x为0,则表示这个参数是用于产生输出时钟c0的,并且参数C0_M表示对输入的50MHZ时钟乘以C0_M倍,参数C0_D表示除以C0_M倍;
     当x为1,则表示这个参数是用于产生输出时钟c1的,并且参数C1_M表示对输入的50MHZ时钟乘以C1_M倍,参数C1_D表示除以C1_M倍,其它输出时钟以此类推。

3、对于参数“Cx_P”,有效范围是:0000~9999。
     x与上述内容同理,也是表示参数“Cx_P”是对应哪一个输出时钟的,具体角度计算公式为:(Cx_P/10000)*360
     当“Cx_P”= 0000,表示相位与输入相同;
     当“Cx_P”= 2500,表示90度相位,其它依照公式类推。
下一篇:没有了
   拓展阅读