官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > 新闻中心 > FPGA技术教程 > 模块划分 >

明德扬mdyUart——串口模块

发布时间:2021-12-27   作者:lishuangshun 浏览量:
mdyUart模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表
接收方向uart_rx模块接口信号列表如下:
信号名 I/O 位宽 定义
clk I 1 输入时钟信号
rst_n I 1 输入复位信号,低电平有效
din I 1 串口输入数据
dout O 8 串口输出数据
dout_vld O 1 串口输出数据有效指示信号

发送方向uart_tx模块接口信号列表如下:
信号名 I/O 位宽 定义
clk I 1 输入时钟信号
rst_n I 9 输入复位信号,低电平有效
din I 8 串口输入数据
din_vld I 1 串口输入数据有效指示信号
dout O 1 串口输出数据
rdy O 1 数据发送准备指示信号


二、接口使用说明
可以通过例化以下参数来进行本模块的设定和使用。

1、参数BPS:设定某一波特率下传输1bit数据需要的时钟个数。这个值非常重要,其计算方式为:(1s/时钟周期)/波形率,例如50M时钟,其周期是20ns;如果是9600波特率,则BPS = (1s/20ns)/9600,约为5208个时钟周期。
下一篇:没有了
   拓展阅读