官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > 查询工具 > FPGA代码库 >

22_mdyGetEdge——边沿检测模块

发布时间:2021-04-10   作者:admin 浏览量:
注意:mdyGetEdge模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表
信号名 I/O 位宽 定义
clk I 1 输入时钟信号
rst_n I 1 输入复位信号,低电平有效
cfg_init_value I 1 输入的待检测信号的初始值
din I 1 输入的待检测边沿的信号
dout_pos O 1 输出的上升沿检测有效指示信号
dout_neg O 1 输出的下降沿检测有效指示信号
dout_pos_reg O 1 输出的延时一拍的上升沿检测有效指示信号
dout_neg_reg O 1 输出的延时一拍的下降沿检测有效指示信号



二、接口使用说明

     
三、问题讨论
1、
下一篇:23_mdyBoardPin
   拓展阅读