官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > 查询工具 > FPGA代码库 >

21_mdyPipeDelay——延时模块

发布时间:2021-04-10   作者:admin 浏览量:
注意:mdyPipeDelay模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用


一、接口信号列表
信号名 I/O 位宽 定义
clk I 1 输入时钟信号
rst_n I 1 输入复位信号,低电平有效
cfg_init_value I 1
din I 1
dout O 1


二、接口使用说明
可以通过例化以下参数来进行本模块的设定和使用。

参数名 定义
DELAY 延时的时钟个数

     
三、问题讨论
1、
上一篇:20_mdyStatic_1S
   拓展阅读