官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > 查询工具 > FPGA代码库 >

20_mdyStatic_1S

发布时间:2021-04-16   作者:admin 浏览量:

注意:mdyStatic_1S模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,

调用本模板时请根据以下接口说明进行使用。


一、接口信号列表
信号名 I/O 位宽 定义
clk I 1 输入时钟信号
rst_n I 1 输入复位信号,低电平有效
cfg_num_1s I 32 多少时间为统计一次对应的时钟个数。例如统计1秒时间内的数据个数,当输入时钟为50MHz,那么1秒时间对应的时钟周期为50_0000_0000
cfg_add_1s I 8 统计一次增加多少数值
din_vld I 1 输入的需要统计的信号
sta_1s O 32 输出的规定时间内统计的数据个数
sta_rt O 32 输出的总时间内统计的数据个数


二、接口使用说明

     
三、问题讨论
1、
上一篇:19_mdyAt93c46
   拓展阅读